3. Juli 2013, Herzliya, Israel, Zuverlässigkeitsentwurf und Entwurf für Zuverlässigkeit: Entwurfsfehlererkennung und -analyse in elektronischen Karten
BQR Ltd & The Union of Advanced Technology Users
In integrierten Hi-Tech-Systemen vorhanden:
Zuverlässigkeitsdesign und Design für Zuverlässigkeit:
Entwurfsfehlererkennung und -analyse in elektronischen Karten
Datum: 3. Juli 2013
Veranstaltungsort: Herzliya, ISRAEL
Sitzungen
13:45-14:00
Anmeldung
14:00-15:30
fiXtress - Produktzuverlässigkeitstool in frühen F & E-Phasen. Yizhak Bot
15:30-15:45
Brechen
15:45-16:45
Benutzererfahrung in der Firma Elisra: Implementierung von fiXress bei der Entwicklung neuer Karten. Israel Weinstock
16:45-17:00
Integration von fiXress in eine innovative Entwicklung der Vorhersage der Fehlerrate in Chips mithilfe der Physics of Failures-Methode. Joseph Bernstein
17:00-17:30
Einpacken
Seminarübersicht
Die Komplexität von Leiterplatten nimmt allmählich zu, insbesondere nach der Einführung von Komponenten mit mehr als 1000 Stiften. Andererseits werden die Entwicklungszyklen und die Markteinführungszeit verkürzt und die F & E-Kosten gesenkt.
Diese Einschränkungen haben dazu geführt, dass Simulationswerkzeuge erforderlich sind, mit denen zuverlässige, robuste Produkte freigegeben sowie geplante Belastungsniveaus innerhalb kurzer Zeiträume erreicht und in der Entwurfsphase aktiviert werden können, bevor der erste Prototyp hergestellt wird.
In der Präsentation wird die fiXtress vorgestellt, ein innovatives Tool, das die Analyse und Erkennung von Konstruktionsfehlern sowie die Erfüllung der Ziele der Produktzuverlässigkeit ermöglicht und automatisch durchgeführt wird.
Die Methode umfasst die Erstellung eines Modells für die verschiedenen Phasen des Entwicklungszyklus sowie Modelle für Komponenten, die einem Integrationsprozess für eine virtuelle Leiterplatte unterzogen werden. Die virtuelle Leiterplatte wird von Netlist simuliert und erkennt durch Aktivieren eines Regelwerks Komponenten mit Planungsfehlern, einschließlich Abweichungen bei der elektrischen Belastung, und reduziert den Stromverbrauch der Leiterplatte.
Darüber hinaus wird eine innovative Entwicklung zur Vorhersage der Ausfallrate in FPGAs vorgestellt, die in Leiterplatten verwendet werden.
