3 de julio de 2013, Herzliya, Israel, Diseño de confiabilidad y diseño para confiabilidad: detección y análisis de errores de diseño en tarjetas electrónicas
BQR Ltd y la Unión de Usuarios de Tecnología Avanzada
En sistemas integrados de alta tecnología presentes:
Diseño de confiabilidad y diseño de confiabilidad:
Diseño de detección y análisis de errores en tarjetas electrónicas
Fecha: 3 de julio de 2013
Lugar: Herzliya, ISRAEL
Sesiones
13:45-14:00
Registro
14:00-15:30
fiXtress: herramienta de fiabilidad del producto en las primeras etapas de I + D. Yizhak Bot
15:30-15:45
Rotura
15:45-16:45
Experiencia de usuario en la empresa Elisra: Implementación de fiXress en el desarrollo de nuevas tarjetas. Israel Weinstock
16:45-17:00
Integrando fiXress en un desarrollo innovador de predicción de tasa de error en chips usando el método de Física de Fallas. Joseph Bernstein
17:00-17:30
Envolver
Resumen del seminario
El nivel de complejidad de los PCB aumenta gradualmente, especialmente después de la introducción de componentes con más de 1000 pines. Por otro lado, los ciclos de desarrollo y el tiempo de comercialización se acortan, y los costos de I + D se reducen.
Estas limitaciones han dado lugar a la necesidad de herramientas de simulación, que permitan liberar productos confiables y robustos, así como cumplir con los niveles de estrés planificados en cortos períodos de tiempo y activarlos en la etapa de diseño, antes de que se fabrique el primer prototipo.
La presentación presentará el fiXtress, una herramienta innovadora que permite el análisis y la detección de fallas de diseño, junto con el cumplimiento de los objetivos de confiabilidad del producto, todo realizado automáticamente.
El método incluye la construcción de un modelo para las diferentes etapas del ciclo de desarrollo y modelos para componentes que se someterán a un proceso de integración para una PCB virtual. Netlist simulará el PCB virtual y, al activar un conjunto de reglas, detectará los componentes que contienen errores de planificación, que incluyen desviaciones en el estrés eléctrico y reducirá el consumo de energía del PCB.
Además, se presentará un desarrollo innovador para predecir la tasa de falla en FPGA, que se utilizan en PCB.