3 luglio 2013, Herzliya, Israele, Progettazione e progettazione dell'affidabilità per affidabilità: rilevamento e analisi degli errori di progettazione nelle schede elettroniche
BQR Ltd & The Union of Advanced Technology Users
Nei sistemi integrati Hi-Tech presenti:
Progettazione dell'affidabilità e progettazione per l'affidabilità:
Progettare il rilevamento e l'analisi degli errori nelle schede elettroniche
Data: 3 luglio 2013
Luogo: Herzliya, ISRAELE
sessioni
13:45-14:00
Registrazione
14:00-15:30
fiXtress - Strumento di affidabilità del prodotto nelle prime fasi di ricerca e sviluppo. Yizhak Bot
15:30-15:45
Rompere
15:45-16:45
Esperienza utente nell'azienda Elisra: implementazione di fiXress nello sviluppo di nuove carte. Yisrael Weinstock
16:45-17:00
Integrazione di fiXress in uno sviluppo innovativo della previsione del tasso di errore nei chip utilizzando il metodo Physics of Failures. Joseph Bernstein
17:00-17:30
Incartare
Panoramica del seminario
Il livello di complessità dei PCB sta gradualmente aumentando, in particolare a seguito dell'introduzione di componenti con oltre 1000 pin. D'altro canto, i cicli di sviluppo e il time-to-market vengono ridotti e i costi di ricerca e sviluppo vengono ridotti.
Questi vincoli hanno fatto emergere la necessità di strumenti di simulazione, che consentano di rilasciare prodotti affidabili e robusti, oltre a soddisfare i livelli di stress pianificati in brevi periodi di tempo e attivarli in fase di progettazione, prima che il primo prototipo venga realizzato.
La presentazione presenterà fiXtress, uno strumento innovativo che consente l'analisi e il rilevamento di errori di progettazione, insieme al raggiungimento degli obiettivi di affidabilità del prodotto, tutti eseguiti automaticamente.
Il metodo include la costruzione di un modello per le diverse fasi del ciclo di sviluppo e modelli per componenti che saranno sottoposti a un processo di integrazione per un PCB virtuale. Il PCB virtuale verrà simulato da Netlist e, attivando una serie di regole, rileverà i componenti contenenti errori di pianificazione, che includono deviazioni nello stress elettrico e ridurrà il consumo di energia del PCB.
Inoltre, verrà presentato uno sviluppo innovativo, per la previsione del tasso di guasto negli FPGA, che vengono utilizzati nei PCB.
