자동화된 설계 분석 및 도식 검토

CircuitHawk ASR(Automated Schematic Review)은 BQR의 독점 고급 알고리즘을 사용하여 숨겨진 설계 오류를 자동으로 감지하는 특허 받은 규칙 기반 논리 및 매개변수 회로 분석 및 검증 도구입니다.
CircuitHawk ASR은 설계 BOM, Netlist 및 Interconnection 신호를 입력으로 사용하고 사용자가 특정 요구 사항에 따라 사전 정의된 규칙을 선택하거나 사용자 정의 규칙을 생성할 수 있도록 합니다. 시뮬레이션이 완료되면 CircuitHawk는 심각도별로 분류된 오류 보고서를 생성하여 전자 엔지니어에게 설계 수정의 우선 순위를 지정하도록 지원합니다.

설계 분석 모듈에는 8개의 규칙 검사 그룹이 포함되어 있습니다.

설계 분석: 공통 규칙 – 고급 DRC(설계 규칙 확인)

CircuitHawk 공통 규칙 섹션에는 16가지 검사 세트가 포함되어 있습니다. 이 세트는 디자이너에게 훨씬 더 많은 가치를 제공하는 기존 DRC(Design Rule Check)의 상위 수준으로 정의할 수 있습니다.
DRC는 설계 오류를 감지하는 방법을 설명하기 위해 E-CAD 공급업체에서 사용하는 용어입니다. 대부분은 PCB 레이아웃의 오류를 의미하고 나머지는 단순 연결 오류 또는 ERC(Electrical Rules Check)를 의미합니다. 대부분 이러한 규칙은 누락된 연결을 확인하고 설계에 숨겨져 있을 수 있는 스트레스 관련 오류는 다루지 않습니다.

Design analysis
CircuitHawk가 감지할 수 있는 일반적인 오류

설계 분석: 연결성 검증

연결 확인은 네트 이름 및 전원 충돌, 접지 및 전원 공급 문제, 오픈 드레인 출력의 풀업 저항 등과 같은 연결 문제를 감지하는 데 사용되는 특정 연결 규칙을 기반으로 합니다. 규칙은 표준 정규식 패턴을 사용하여 다음을 수행하는 개체를 정의합니다. 연결/비연결이 필요합니다. 연결 요소는 사용자 정의할 수 있습니다. BQR은 Open Drain/Open Collector Pins, I2C, Crystal, NC 핀, PCIe, PECL Terminations, Clock AC/TAC 등과 같은 다양한 기술에 대해 사전 정의된 규칙 세트를 개발했습니다.

Design analysis

설계 분석: 칩 상호 연결 검증

디지털 IC는 최대 수천 개의 핀으로 점점 더 복잡해지고 있어 OEM 설계자가 수동 상호 연결 검증을 매우 어렵게 만들고 있습니다. 작업을 용이하게 하기 위해 칩 공급업체는 주변 구성 요소에 대한 칩의 상호 연결을 지정하는 참조 설계를 제공합니다. 그러나 EDA 환경의 복잡성과 자동화 도구 부족으로 인해 참조 설계가 칩 제조업체의 참조 설계를 준수하는지 검증하는 것 또한 매우 어렵습니다. Chip Interconnection Verification 도구는 이 어렵고 지루한 작업을 극복하는 데 사용할 수 있습니다.

설계 분석: 기능, 안전 및 테스트 가능성 규칙

설계자에게 가장 어려운 작업 중 하나는 기능, 안전 및 테스트 가능성 오류를 감지하는 것입니다.

 

기능 오류 :

다음 회로도에서 칩의 출력 전압이 2.6V임을 알 수 있습니다. 저항 양단의 전압 강하로 인해 트랜지스터 베이스의 전압은 0.23V이므로 LED를 항상 꺼진 상태로 효과적으로 유지합니다.

Design analysis

 

안전 오류 :

비안전 기능과 함께 여러 안전 기능을 포함하는 칩을 고려하십시오. 비 안전 기능이 실패하면 칩의 안전 기능이 작동하지 않아 시스템 안전 재해가 발생할 수 있습니다.
CircuitHawk에는 설계자가 기능적 제품 사양 및 당국 규정 요구 사항에 따라 새로운 규칙을 생성하는 데 도움이 되는 마법사가 포함되어 있습니다.

 

테스트 가능성 오류 :

대부분의 최신 전자 PCB에서 설계자는 내장 테스트(BIT)를 구현합니다. BIT 회로는 하드웨어 또는 하드웨어와 소프트웨어의 조합으로 구현될 수 있습니다. BIT 표시는 제품이 올바르게 작동하고 있다는 확신을 작업자에게 제공합니다. 일부 회로에 장애가 발생하면 운영자에게 표시가 나타납니다. 유지 보수 조직에도 경고가 표시됩니다. 이를 통해 필요한 경우 제품을 다시 작동할 수 있도록 빠른 수리 TAT(Turn Around Time)를 위해 기술자와 예비 부품을 할당하여 준비할 수 있습니다. 이는 미션 크리티컬 및 고가용성 시스템에 매우 중요합니다.

 

비트 유형 :

C-BIT: 기능이 올바르게 작동하는지 확인하는 연속 BIT(예: DC/DC 컨버터의 출력).
P-BIT : Power-On BIT. 전원을 켤 때만 기능을 확인합니다. 작동 중에는 이러한 기능을 확인할 수 없습니다 (예 : 메모리 체크섬, 보호 회로 및 통신 회선).
I-BIT : 실험실과 같이 비 작동 모드에서 작업자 또는 기술자가 BIT를 시작했습니다.
ATE-BIT : 전용 자동 테스트 장비 (ATE)를 사용하여 실험실에서 수행되는 일련의 테스트. 이 테스트 세트는 이전 BIT에서 감지 할 수없는 오류를 감지 할 수 있습니다.
마지막으로 CircuitHawk를 사용하여 누락된 모든 BIT 테스트를 감지하고 제품의 오류 감지 및 격리 기능을 높일 수 있습니다.

설계 분석: 오류 없음(NFF)

이 분야에서 가장 일반적인 일반적인 오류는 NTF 또는 NFF (No Failure Found)입니다.

현장 기술자가 실패한 것으로 선언한 PCB의 35%-70%는 기능 및 "실험실에서 오류가 발견되지 않음" 오류로 인한 것입니다. 이는 파이프라인의 PCB 수를 극적으로 증가시켜 제조업체에 큰 손실을 초래합니다.
CircuitHawk에는 ASR 모듈에서 이러한 오류를 감지할 수 있는 특수 규칙이 포함되어 있어 제조업체가 시간과 리소스를 절약할 수 있습니다.

Design analysis

디자인 분석: ESD 및 전압 스파이크 규칙

CircuitHawk에는 사용자가 ESD 전압 레벨을 정의하고 이를 특정 Net에 주입할 수 있는 특수 도구가 포함되어 있습니다. 그런 다음 이 도구는 설계가 견고한지와 보호 구성 요소가 실제로 전압 스파이크를 억제할 수 있는지 확인합니다.

디자인 분석: 사용자 정의 규칙

규칙을 사용할 수 있는 모든 CircuitHawk 외에도 이 도구에는 사용자가 새 규칙을 생성할 수 있는 마법사가 포함되어 있습니다. 규칙은 표준 정규식 패턴을 사용하여 연결/연결되지 않아야 하는 개체를 정의합니다. 연결 요소는 사용자 정의할 수 있습니다.

따라서 사용자는 특정 디자인에 대한 새 규칙을 쉽게 만들 수 있습니다.

Design analysis

설계 분석: 몰래 회로

"Sneak Circuit"은 인간에 의한 설계상의 제한 또는 간과로 인해 전기 또는 전자 회로의 예기치 않은 경로 또는 작동 상태로 정의됩니다. 스니크 회로는 특정 조건에서 작동하도록 트리거될 수 있으며, 그 결과 원하지 않는 시간에 원하지 않거나 의도하지 않은 동작이 발생할 수 있습니다. 이것은 특정 구성 요소 오류와 관련이 없습니다.

BQR의 회로도 검토를 시도하고 싶으십니까?