Analyse de conception automatisée et examen des schémas

CircuitHawk Automated Schematic Review (ASR) est un outil breveté d'analyse et de vérification de circuit logique et paramétrique basé sur des règles qui détecte automatiquement les erreurs de conception cachées à l'aide des algorithmes avancés propriétaires de BQR.
CircuitHawk ASR utilise les signaux de conception BOM, Netlist et Interconnection comme entrées et permet aux utilisateurs de sélectionner des règles prédéfinies ou de créer des règles personnalisées en fonction de leurs besoins spécifiques. Lorsque la simulation est terminée, CircuitHawk génère un rapport d'erreur classé par gravité, permettant aux ingénieurs en électronique de hiérarchiser les corrections de conception.

Le module Design Analysis comprend 8 groupes de contrôles de règles

Analyse de conception : règles communes – DRC avancé (vérification des règles de conception)

La section Règles communes de CircuitHawk comprend un ensemble de 16 vérifications. Cet ensemble peut être défini comme un niveau supérieur du traditionnel DRC (Design Rule Check), qui offre beaucoup plus de valeur au concepteur.
DRC est un terme utilisé par les fournisseurs d'E-CAD pour décrire la méthode par laquelle ils détectent les erreurs de conception. La plupart d'entre eux signifient des erreurs dans la disposition du PCB, et d'autres signifient de simples erreurs de connectivité ou ERC (Electrical Rules Check). Généralement, ces règles vérifient les connexions manquantes et ne couvrent pas les erreurs liées aux contraintes qui pourraient être masquées dans la conception.

Design analysis
Erreur typique que CircuitHawk peut détecter

Analyse de conception : vérification de la connectivité

La vérification de la connectivité est basée sur des règles de connectivité spécifiques utilisées pour détecter les problèmes de connectivité tels que les conflits de nom de réseau et d'alimentation, les problèmes de mise à la terre et d'alimentation, les résistances de rappel sur les sorties à drain ouvert, etc. Les règles définissent, à l'aide de modèles d'expression régulière standard, des objets qui besoin d'être connecté/non connecté. Les éléments de liaison sont personnalisables. BQR a développé un ensemble de règles prédéfinies pour diverses technologies telles que : Open Drain/Open Collector Pins, I2C, Crystal, NC pins, PCIe, PECL Terminations, Clock AC/TAC et plus encore.

Design analysis

Analyse de conception : vérification de l'interconnexion des puces

Les circuits intégrés numériques deviennent de plus en plus complexes, avec jusqu'à des milliers de broches, ce qui rend la vérification manuelle des interconnexions extrêmement difficile pour les concepteurs OEM. Pour faciliter la tâche, les fournisseurs de puces fournissent des conceptions de référence spécifiant l'interconnexion d'une puce à ses composants périphériques. Cependant, la vérification de la conformité de la conception de référence avec la conception de référence du fabricant de puces est également extrêmement difficile, en raison de la complexité et du manque d'outils automatisés dans l'environnement EDA. L'outil Chip Interconnection Verification peut être utilisé pour surmonter cette tâche difficile et fastidieuse.

Analyse de conception : règles fonctionnelles, de sécurité et de testabilité

L'une des tâches les plus difficiles pour un concepteur est de détecter les erreurs fonctionnelles, de sécurité et de testabilité.

 

Erreurs fonctionnelles:

Dans le schéma suivant, nous pouvons voir que la tension de sortie de la puce est de 2,6 V. En raison de la chute de tension aux bornes de la résistance, la tension sur la base du transistor est de 0,23 V, ce qui maintient effectivement la LED toujours éteinte.

Design analysis

 

Erreurs de sécurité:

Considérez une puce qui comprend plusieurs fonctions de sécurité parallèlement à une fonction non liée à la sécurité. Si la fonction non liée à la sécurité tombe en panne, cela mettra en péril le fonctionnement des fonctions de sécurité dans la puce et, par conséquent, pourrait créer un désastre pour la sécurité du système.
CircuitHawk comprend un assistant qui aide les concepteurs à créer de nouvelles règles en fonction des spécifications fonctionnelles du produit et des exigences réglementaires des autorités.

 

Erreurs de testabilité:

Dans la plupart des PCB électroniques modernes, le concepteur implémente un test intégré (BIT). Les circuits BIT peuvent être mis en œuvre par matériel ou par une combinaison de matériel et de logiciel. L'indication BIT fournira à l'opérateur l'assurance que le produit fonctionne correctement. Si certains circuits échouent, l'opérateur recevra une indication. L'organisme de maintenance sera également alerté. Cela permet de se préparer en affectant des techniciens et des pièces de rechange pour une réparation rapide Temps de rotation (TAT) pour remettre le produit en service une fois nécessaire. Ceci est très important pour les systèmes critiques et à haute disponibilité.

 

Type de BITS:

C-BIT : BIT continu, qui vérifie si une fonction fonctionne correctement (exemple : sortie d'un convertisseur DC/DC).
P-BIT: Power-On BIT, qui vérifie les fonctions uniquement à la mise sous tension. Ces fonctions ne peuvent pas être vérifiées pendant le fonctionnement (exemples: somme de contrôle de la mémoire, circuits de protection et lignes de communication).
I-BIT: BIT initié par l'opérateur ou le technicien en mode non opérationnel, comme en laboratoire.
ATE-BIT: Un ensemble de tests qui sont effectués en laboratoire en utilisant un équipement de test automatisé (ATE) dédié. Cet ensemble de tests peut détecter des défaillances que les BIT précédents ne peuvent pas détecter.
Enfin, CircuitHawk peut être utilisé pour détecter tous les tests BIT manquants et augmenter la capacité du produit à détecter et isoler les défaillances.

Analyse de conception : aucune défaillance détectée (NFF)

L'échec typique le plus courant sur le terrain est NTF ou NFF (No Failure Found).

35%-70% des PCB déclarés défaillants par les techniciens de terrain sont dus à des erreurs fonctionnelles et « Aucune défaillance détectée dans le laboratoire ». Cela augmente considérablement le nombre de PCB dans le pipeline, entraînant de lourdes pertes pour les fabricants.
CircuitHawk inclut des règles spéciales qui peuvent détecter de telles erreurs dans son module ASR, permettant aux fabricants d'économiser du temps et des ressources.

Design analysis

Analyse de conception : Règles ESD et pics de tension

CircuitHawk comprend un outil spécial qui permet à l'utilisateur de définir des niveaux de tension ESD et de les injecter dans des réseaux spécifiques. L'outil vérifie ensuite si la conception est robuste et si les composants de protection peuvent effectivement supprimer les pics de tension.

Analyse de conception : Règles définies par l'utilisateur

En plus de toutes les règles prêtes à l'emploi de CircuitHawk, l'outil comprend un assistant qui permet aux utilisateurs de créer de nouvelles règles. Les règles définissent, à l'aide de modèles d'expressions régulières standard, les objets qui doivent être connectés/non connectés. Les éléments de liaison sont personnalisables.

Ainsi, l'utilisateur peut facilement créer de nouvelles règles pour n'importe quelle conception spécifique.

Design analysis

Analyse de conception : circuits furtifs

"Sneak Circuit" est défini comme le chemin ou l'état de fonctionnement inattendu dans un circuit électrique ou électronique en raison de la limitation ou de l'oubli de la conception par l'homme. Le circuit furtif peut être déclenché pour fonctionner dans certaines conditions, ce qui entraîne une action indésirable ou involontaire à un moment indésirable. Ceci n'est pas lié à une défaillance de composant spécifique.

Vous voulez essayer l'examen schématique de BQR ?